[中报]甬矽电子(688362):2024年半年度报告
原标题:甬矽电子:2024年半年度报告 甬矽电子（宁波）股份有限公司 2024年半年度报告 重要提示 一、 本公司董事会、监事会及董事、监事、高级管理人员保证半年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。 二、 重大风险提示 公司已在本报告中详细阐述公司在经营过程中可能面临的各种风险及应对措施，敬请查阅本报告第三节“管理层讨论与分析”中“五、风险因素”相关内容。 三、 公司全体董事出席董事会会议。 四、 本半年度报告未经审计。 五、 公司负责人王顺波、主管会计工作负责人金良凯及会计机构负责人（会计主管人员）金良凯声明：保证半年度报告中财务报告的真实、准确、完整。 六、 董事会决议通过的本报告期利润分配预案或公积金转增股本预案 不适用 七、 是否存在公司治理特殊安排等重要事项 □适用 √不适用 八、 前瞻性陈述的风险声明 √适用 □不适用 本报告所涉及的公司未来计划、发展战略等前瞻性陈述，不构成公司对投资者的实质承诺，请投资者注意投资风险。 九、 是否存在被控股股东及其他关联方非经营性占用资金情况 否 十、 是否存在违反规定决策程序对外提供担保的情况 否 十一、 是否存在半数以上董事无法保证公司所披露半年度报告的真实性、准确性和完整性 否 十二、 其他 □适用 √不适用 目录 第一节 释义 ......................................................................................................................................... 4 第二节 公司简介和主要财务指标 ..................................................................................................... 6 第三节 管理层讨论与分析 ................................................................................................................. 9 第四节 公司治理 ............................................................................................................................... 25 第五节 环境与社会责任 ................................................................................................................... 28 第六节 重要事项 ............................................................................................................................... 40 第七节 股份变动及股东情况 ........................................................................................................... 66 第八节 优先股相关情况 ................................................................................................................... 71 第九节 债券相关情况 ....................................................................................................................... 72 第十节 财务报告 ............................................................................................................................... 73
第一节 释义 一、 释义 在本报告书中，除非文义另有所指，下列词语具有如下含义：
第二节 公司简介和主要财务指标 二、 公司基本情况
三、 联系人和联系方式
四、 信息披露及备置地点变更情况简介
五、 公司股票/存托凭证简况 (一) 公司股票简况 √适用 □不适用
(二) 公司存托凭证简况 □适用 √不适用 六、 其他有关资料 √适用 □不适用
七、 公司主要会计数据和财务指标 (一) 主要会计数据 单位：元 币种：人民币
(二) 主要财务指标
公司主要会计数据和财务指标的说明 √适用 □不适用 营业收入变动原因分析：主要系本报告期部分客户所处领域的市场需求回暖以及公司新业务的开展、新客户的导入所致； 归属于上市公司股东的净利润变动原因分析：主要系本报告期营业收入增加，规模效应逐步体现所致； 归属于上市公司股东的扣除非经常性损益的净利润变动原因分析：主要系本报告期归属于上市公司股东的净利润增加所致； 经营活动产生的现金流量净额变动原因分析：主要系本报告期收入的增长所致； 基本每股收益、稀释每股收益以及扣除非经常性损益后的基本每股收益变动原因分析：主要系本报告期归属于上市公司股东的净利润增加所致。 八、 境内外会计准则下会计数据差异 □适用 √不适用 九、 非经常性损益项目和金额 √适用 □不适用 单位:元 币种:人民币
对公司将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》未列举的项目认定为的非经常性损益项目且金额重大的，以及将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》中列举的非经常性损益项目界定为经常性损益的项目，应说明原因 □适用 √不适用 十、 非企业会计准则业绩指标说明 □适用 √不适用 第三节 管理层讨论与分析 一、 报告期内公司所属行业及主营业务情况说明 (一) 所处行业情况 （1）公司所属行业及确定所属行业的依据 公司主营业务为集成电路的封装和测试。根据《中国上市公司协会上市公司行业统计分类指引》，公司属于“计算机、通信和其他电子设备制造业（C39）”；根据《国民经济行业分类》（GB/T 4754-2017），公司属于“计算机、通信和其他电子设备制造业（C39）”下属的“集成电路制造（C3973）”。 公司业务细分行业为集成电路封装和测试业。 （2）行业的发展阶段与基本特点 20世纪 70年代开始，随着半导体技术日益成熟，晶圆制程和封装工艺进步日新月异，一体化的 IDM公司逐渐在晶圆制程和封装技术方面难以保持技术先进性。为了应对激烈的市场竞争，大型半导体 IDM公司逐步将封装测试环节剥离，交由专业的封测公司处理，封测行业变成集成电路行业中一个独立子行业。 20世纪 90年代，随着全球化进程加快、国际分工职能深化，以及集成电路制程难度的不断提高，集成电路产业链开始向专业化的分工方向发展，逐渐形成了独立的半导体设计企业、晶圆制造代工企业和封装测试企业。在半导体产业转移、人力资源成本优势、税收优惠等因素促进下，全球集成电路封测厂逐渐向亚太地区转移，目前亚太地区占全球集成电路封测市场大约 80%的份额。 如今摩尔定律降本收敛，先进封装接棒助力 AI浪潮。芯片依靠制程微缩带动单位性能成本的快速下降，带动半导体产业蓬勃发展。芯片制程步入 3nm及以下制程，摩尔定律降本效应大幅收敛，先进封装乘势而起。前道制程微缩抑或先进封装均为在单位面积内堆叠更多芯片来获得更强的性能。先进封装内涵丰富，包括倒装焊、扇入/扇出封装、晶圆级封装、2.5D/3D封装、Chiplet等一系列概念，本质均为提升 I/O密度。根据 Yole数据，2023年全球封测市场规模为 857亿美元，其中先进封装占比 48.8%。通用大模型、AI手机及 PC、高阶自动驾驶的发展均要求高性能算力，先进封装作为提升芯片性能的有效手段有望加速渗透与成长。随着先进封装下游市场如集成电路、光电子器件等的回暖，以及半导体行业整体进入上行周期，中商产业研究院分析师预测，2025年中国先进封装市场规模将超过 1,100亿元。 (二) 主营业务情况 公司主要从事集成电路的封装和测试业务，为集成电路设计企业提供集成电路封装与测试解决方案，并收取封装和测试服务加工费。公司封装产品主要包括“高密度细间距凸点倒装产品（FC类产品）、系统级封装产品（SiP）、晶圆级封装产品（Bumping及 WLP）、扁平无引脚封装产品（QFN/DFN）、微机电系统传感器（MEMS）”5大类别。下游客户主要为集成电路设计企业，产品主要应用于射频前端芯片，AP类 SoC芯片，触控芯片、WiFi芯片、蓝牙芯片、MCU等物联网AIOT芯片、电源管理芯片、计算类芯片、工业类和消费类产品等领域。 公司于 2017年 11月设立，从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向。报告期内，公司全部产品均为 QFN、LGA、BGA、FlipChip、Bumping、WLCSP等中高端先进封装形式，并在系统级封装（SiP）、高密度细间距凸点倒装产品（FC类产品）、大尺寸/细间距扁平无引脚封装产品（QFN/DFN）、Bumping/WLP等先进封装领域具有较为突出的工艺优势和技术先进性。 公司为了保持先进封装技术的先进性和竞争优势，在技术研发和产品开发布局上，一方面注重与先进晶圆工艺制程发展相匹配，另一方面注重以客户和市场需求导向为目标。结合半导体封测领域前沿技术发展趋势，以及物联网、5G、人工智能、大数据等应用领域对集成电路芯片的封测需求，公司陆续完成了倒装和焊线类芯片的系统级混合封装技术、5纳米晶圆倒装技术等技术的开发，并成功实现稳定量产。同时，公司已经掌握了系统级封装电磁屏蔽（EMI Shielding）技术、芯片表面金属凸点（Bumping）技术、Fan-in技术，并积极开发 Fan-out、2.5D/3D等晶圆级封装技术、高密度系统级封装技术、大尺寸 FC-BGA封装技术等，为公司未来业绩可持续发展积累了较为深厚的技术储备。 二、 核心技术与研发进展 1. 核心技术及其先进性以及报告期内的变化情况 1、高密度细间距倒装凸点互联芯片封装技术 倒装是将晶粒（Die）通过凸点（Bump）与基板线路进行连接的技术，可在晶粒和基板之间形成短间距、高密度的连接通路。倒装芯片迎合了集成电路追求更高 I/O密度、更小尺寸、更快运算速度、更高可靠性和更佳经济性的发展趋势。高密度细间距倒装凸点互联芯片封装技术作为先进封装代表性技术之一，被广泛应用在高性能通讯基带（Baseband）、图像处理芯片、电源管理芯片（PMIC）和人工智能（AI）芯片等领域。 公司在倒装芯片领域拥有以下核心技术： （1）高精度倒装贴装技术 公司量产的先进封装倒装芯片最小凸点间距为 62.64um，最小凸点直径 35um，单晶粒上的凸点数量在 23,000个以上。经公司工程部门调试、优化的高精度倒装贴片机，贴装精度达±6um，量产产品的最小线宽和最小线间距均达到了 13um。 （2）底部塑封材料填充技术 倒装芯片晶粒通过晶圆凸块（Bump）与基板连接，连接后晶粒与基板间存在极细小的缝隙（约30~50微米），封装企业需要使用树脂材料将底部缝隙填充，起到加强粘合和保护作用。但由于倒装芯片底部缝隙过于狭窄，填充时极易发生填充不全或填充过多导致溢胶等风险。公司通过反复试验掌握了塑封材料的固化时间、流动性以及填充料粒径等材料特性，并结合填充的真空、温度、压力、时间等封装参数，成功开发了倒装芯片真空模塑底部填充技术和应对高密度细间距芯片的毛细作用底部填充技术，攻克了相关技术难题。 （3）先进制程晶圆低介电常数层应力仿真技术 由于先进制程晶圆通常使用低介电常数（Low-K）材料制作（注：介电常数为衡量绝缘材料电性能的重要指标之一，通过降低集成电路中使用的介电材料的介电常数，可以降低集成电路的漏电电流，降低导线之间的电容效应，降低集成电路发热等等），为降低介电常数会在材料中添加纳米级空洞，大幅降低了材料的结构强度，导致晶圆的低介电层极易因外力破裂。倒装芯片在封装过程中，需经过回流焊、塑封等诸多热加工环节，不同材料因热加工产生的应力不同、形变程度不同，封装企业需通过材料选型搭配、封装结构设计、工艺流程控制、仿真模拟实验等诸多技术手段降低封装过程中可能产生的晶圆低介电常数层破裂风险（Low-K/ELK Crack）。公司采用了先进的应力仿真技术，在封装项目开发阶段即对产品进行结构建模，对产品结构应力、热应力进行仿真分析研究，选择最佳特性的封装材料，并在封装过程中进行精细的热制程应力释放控制。 （4）倒装芯片露背式封装散热技术 公司研发部门通过热仿真分析以及技术攻关，成功开发并量产芯片背露的倒装芯片（Exposed die FC-CSP，ED-FC-CSP）封装技术。芯片的背面硅层直接裸露在塑封体的表面，芯片运行过程中产生的热量直接传导至散热器，解决了因塑封材料阻隔导致散热效率不够的问题。 2、应用于 4G/5G通讯的射频芯片/模组封装技术 射频芯片是将高频交流电磁波信号和数字信号进行转换，包括射频收发器、功率放大器、低噪声放大器、滤波器、射频开关、天线调谐开关等，是移动通讯领域最重要的集成电路芯片。射频芯片的封装对表面贴装、装片、焊线等具体工艺实施环境均有严苛的技术要求。公司对 4G/5G射频芯片的封装技术展开了大量技术攻关，并形成了一系列技术成果： （1）高精度表面贴装技术 通过对锡膏印刷工艺材料、相关配套组件、贴装程式的改进和优化，公司表面贴装技术精度达到 20-25um，并实现 0.4×0.2mm的小器件贴装达到规模化量产，最小贴装器件的尺寸达到0.25×0.125mm。 （2）多芯片装片技术 实现了最多达 7颗晶粒的复杂装片技术，且装片精度达到±20um。 （3）高效率散热技术 实现了高导热固晶银焊膏与高性能砷化镓（GaAs）芯片背金属层烧结技术，大幅提高了砷化镓芯片散热效率，并有效提高了芯片可靠性。 （4）5G射频砷化镓（GaAs）倒装芯片技术 GaAs（砷化镓）芯片因其材质等特性，相比传统 Si（硅）芯片而言在封装过程中更易因应力导致芯片内部电路层出现裂纹。公司通过对 GaAs芯片贴装及回流焊环节进行优化，通过控制贴装力度及回流焊温度、时间等参数有效克服贴装和焊接环节应力造成芯片裂纹的风险。此外，通过对晶圆进行编带同时进行多颗芯片进行贴装及一次性过回流炉进行焊接，减少因采用独立倒装设备每颗芯片分别贴装/焊接而造成多次过回流炉带来对产品性能和可靠性的影响，同时极大的提升了作业效率。 （5）先进焊线工艺 通过工艺和材料改进，公司开发了直径从 0.65mils（长度单位密耳，1mil=1/1000英寸或0.0254mm）至 2mils多种规格的焊线，焊线材质包括金线、合金线和铜线，并通过严格的焊线过程控制，实现了较高的焊线线弧一致性。 3、混合系统级封装（Hybrid-SiP）技术 公司的混合系统级封装是将在先进系统级封装基础上，采用“倒装芯片封装+正装焊线芯片封装”的整合封装技术，在一个封装体内集成了电容、电阻、电感、晶振、滤波器、先进倒装芯片以及高密度焊线芯片。公司在混合系统级封装领域掌握了以下技术： （1）基板表面处理工艺 混合系统级封装由于要将倒装芯片和焊线芯片封在一个封装体内，基板焊盘涉及多种材料焊接，不同的焊接材料需要采用不同基板焊盘表面处理工艺，所对应的焊接工艺也有所不同。与此同时，公司所使用的多层基板由绿漆、铜线、玻璃纤维等不同材料叠合而成。因此，多种材料和复合材料组成的基板进行焊接时，不同材料因膨胀系数不同，其受热形变量不同。若不能充分考虑各种材料之间的形变量协调性，最终封装体极易产生质量缺陷。公司通过基板层结构建模和 SiP封装形变仿真分析，对产品进行优化设计和工艺优化，克服混合系统级封装热加工环节中基板和塑封体的形变影响。 （2）塑封模流仿真技术 通过塑封模流仿真技术并与试验验证相结合，解决了因系统级封装集成度高、结构复杂，塑封时要兼顾正装芯片焊线保护（防止正装芯片的焊线在注塑过程中被塑封树脂冲击变形）和倒装芯片底部完整填充困难的问题。 （3）共形电磁屏蔽技术 由于混合系统级封装元器件密度较高，传统金属屏蔽罩的方式不满足其电磁屏蔽需求。公司于 2020年开发了共形电磁屏障技术，通过在成品芯片上表面和四个侧面通过磁控溅射方式溅镀5-10微米厚度的金属镀层，来实现电磁屏蔽。共形电磁屏蔽技术不会增加系统级封装尺寸，同时电磁屏蔽效果达到 30dB以上（dB是衡量电磁屏蔽效果的指标之一，数值越高代表屏蔽效果越好，30dB屏蔽能力能够覆盖手机等绝大部分消费类产品），显著提升了公司系统级封装产品的集成度和芯片性能。 4、多芯片（Multi-chip）/高焊线数球栅阵列（WB-BGA）封装技术 球栅阵列封装具有高密度的 I/O引脚数，以及多项电性能优势，同时具备良好的终端焊接性和芯片可靠性，是高密度、高性能、多 I/O引脚芯片封装的优化选择方案。 公司研发团队通过自主研发，在多芯片/高焊线数球栅阵列（WB-BGA）封装技术领域掌握了以下技术： （1）多芯片堆叠技术 多芯片封装对装片制程（Die bond）的精准控制要求较高。公司通过自主研发，实现了 4-5层薄芯片（厚度 60-70um）的精准堆叠，并通过对不同装片材料粘度、模量、收缩特性的研究，解决了大尺寸芯片胶量稳定控制与多层堆叠芯片贴装膜气洞（Void）问题。 （2）焊线技术 随着晶圆制程技术的提升，14-28纳米制程晶圆低介电常数层破裂风险（Low-K/ELK Crack）对封装技术提出了极大挑战。公司研发团队通过自主研发，成功实现 14纳米制程晶圆的铜线焊线技术，解决了铜线材质偏硬带来的芯片内部低介电常数层损伤风险。目前公司焊线类 BGA产品已实现 5层焊线封装的稳定量产，最高线数达 1,500根，最小焊垫尺寸（BPO）和间距（BPP）分别达到 38.7um和 43um。 （3）形变仿真设计技术 芯片封装体是多种材料的结合，因不同材料的热膨胀系数不同，大尺寸 WB-BGA芯片在工作发热后，容易出现翘曲及焊锡球共面性不达标问题（即由于基板因热形变翘曲，导致其上的焊球引脚无法保持在一个平面，进而出现接触不良甚至脱焊缺陷）。公司研发团队通过对产品结构进行形变仿真设计，同时引入行业先进的投影波纹检测技术对新产品进行热形变监测，成功解决了这一技术难题。 在上述技术的支持下，公司研发团队开发了散热片和塑封一次性压塑成型的 HS-WBBGA封装形式，为尺寸在 25*25mm以上的大颗 WB-BGA芯片的翘曲和共面性问题提供了良好的解决方案，并使芯片的散热性能得到了提升。 5、基于引线框的高密度/大尺寸的 QFN封装技术 公司引线框架类 QFN封装主要服务于高集成密度的 QFN芯片，封装尺寸覆盖 1.5*1.1mm-12.3*12.3mm，并主要集中在 5*5mm以上。公司研发团队在 0.4mm常规引脚间距 QFN封装产品稳定量产的前提下，向高密度细间距引脚 QFN封装技术发起挑战，成功解决了细引脚间距 QFN切割铜屑残留导致引脚短路的难题，使芯片引脚密度提升 25%~40%，并实现规模化量产，良率达99.9%以上。 QFN封装形式因其开发周期短、封装成本低等优势，受到芯片设计企业的青睐。近年来，部分传统采用 BGA封装形式的芯片，开始转为采用复杂结构的 QFN封装形式。公司研发团队通过自主研发，引入了硅垫片和多次装片工艺，在 QFN封装形式内实现了多芯片堆叠方案及多基岛、多芯片平铺技术，同时成功实现了焊线层数最多达 6层、焊线长度 4,500um的超长线弧焊线技术。 公司目前已经稳定量产焊线数最多达到 500根，尺寸达 10*10mm -12.3*12.3mm的大颗高密度 QFN封装产品，极大的提高了公司的市场竞争力。 6、MEMS &光学传感器封装技术 MEMS传感器是采用微电子和微机械加工技术制造出来的新型传感器。公司所封装的 MEMS传感器主要为硅麦克风，该产品需要在晶圆上制作悬梁、薄膜、空腔、密封洞、针尖、微弹簧等复杂的机械结构，这些微机械结构容易因机械接触而损坏。在传统封装工艺中，通常使用金刚石刀进行晶圆切割（即划片工艺），并同时使用纯水对刀片进行冷却和冲洗。但金刚石刀片高速旋转产生的压力和扭力，纯水冲洗产生的冲击力，以及物理切割产生的硅碎屑都容易对 MEMS传感器中的机械微结构造成不可逆的破坏。为了适应 MEMS传感器的特性，公司采用了隐形切割技术：先利用激光切割晶圆表面，激光切割完成后晶圆内部会形成改质层，并在晶圆表面形成裂纹，再通过专用扩片设备把晶粒分开，显著提高了 MEMS传感器封装良率。 7、多应用领域先进 IC测试技术 公司具备完整的芯片终测（FT测试）能力，可自主进行测试方案开发和测试治具设计，拥有设备连接治具（Docking）、探针台接口板（PIB）、探针卡、KIT、测试座（Socket）等一系列测试工具，满足各类项目研发和产品测试需求。 8、先进晶圆级封装技术 公司已具备先进晶圆级封装（Wafer-level Packaging，即 WLP）技术，包括对先进制程晶圆进行高密度、细间距重布线的技术（Redistribution Layer，即 RDL）、晶圆凸块技术（Bumping）、扇入/扇出（Fan-in/Fan-out）技术等。同时，公司还在积极开发基于晶圆级封装技术的小芯粒（Chiplet）多维异构技术。目前，公司先进晶圆级封装技术主要应用领域包括系统级芯片（SOC）、运算处理（CPU）芯片、人工智能的 GPU芯片、网络通讯芯片等。 公司研发团队通过自主研发，在先进晶圆级封装领域掌握的主要核心技术如下： （1）晶圆高密度、细间距重布线（RDL）及晶圆凸块（Bumping）技术 通过多层次工艺参数验证及适配的光刻胶、显影液、电镀液等材料应用选型和调试，公司已实现最小间距 45um、最小直径 30um微凸点（Micro bump）的量产，单片晶粒上的凸点的数量达到 23,000个以上，重布线最小线宽、线间距达到了行业前沿的 8um/8um等级，大幅提高了芯片的电性能和算力密度。此外，公司研发团队积极布局新材料的应用，成功实现低温烘烤 PI胶工艺，为扇出（Fan-out）封装技术奠定了良好的基础。 （2）基于多层重布线（RDL）技术的 WLCSP扇入式封装 多层重布线 WLCSP封装在布线电性能、形变应力以及多次曝光显影等方面均存在较高的技术挑战。公司研发团队采用建模仿真技术对重布线（RDL）结构方案进行优化设计，并通过多重曝光、显影技术的工艺参数和精度进行优化和改进，成功实现多达 3P3M~4P4M结构的 WLCSP封装，并且在 WLCSP封装上实现最小球径 0.2mm锡球的高密度植球产品量产。此外，公司通过对工艺设备性能优化，实现了晶圆切割后最小检出 3um裂纹的 IR检验能力。 （3）8寸及 12寸晶圆的 CP（Chip Probing）测试能力 公司研发团队通过自主研发，实现了完整的 8寸及 12寸晶圆 CP测试量产，总共 6个测试平台，可支持-55℃~150℃测试温度区间，适用于模拟、数字等不同芯片晶圆的测试，满足公司研发项目和产品测试的要求。 国家科学技术奖项获奖情况 □适用 √不适用 国家级专精特新“小巨人”企业、制造业“单项冠军”认定情况 □适用 √不适用 2. 报告期内获得的研发成果 报告期内，公司新增申请发明专利 34项，实用新型专利 55项，软件著作权 1项；新增获得授权的发明专利 9项，实用新型专利 23项，外观设计专利 1项。 报告期内获得的知识产权列表
3. 研发投入情况表 单位：元
研发投入总额较上年发生重大变化的原因 √适用 □不适用 研发费用本期发生 9,398.43万元，较上年同期增长 52.57%，主要系本报告期公司加大研发投入，重视研发队伍的培养和建设，直接研发投入和研发人员职工薪酬的增加所致。 研发投入资本化的比重大幅变动的原因及其合理性说明 □适用 √不适用 4. 在研项目情况 √适用 □不适用 单位：元
5. 研发人员情况 单位:万元 币种:人民币
6. 其他说明 □适用 √不适用 三、 报告期内核心竞争力分析 (一) 核心竞争力分析 √适用 □不适用 1、客户资源优势 凭借稳定的封测良率、灵活的封装设计实现性、不断提升的量产能力和交付及时性，公司获得了集成电路设计企业的广泛认可，并同众多国内外知名设计公司缔结了良好的合作关系。报告期内，公司围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度，公司客户结构持续优化，与多家细分领域头部客户建立战略合作伙伴关系，并获得多家客户颁发的战略合作供应商、最佳合作供应商、优秀战略合作伙伴等荣誉。 2、技术及产品结构优势 公司系国家高新技术企业，公司 2020年入选国家第四批“集成电路重大项目企业名单”。公司具备较强的技术研发能力，截至 2024年 6月 30日，公司总计获得授权的发明专利 128项，实用新型专利 206项，外观设计专利 3项，软件著作权 6例；在高密度细间距凸点倒装产品（FC类产品）、系统级封装产品、4G/5G射频功放封装技术、高密度大尺寸框架封装产品、MEMS封装产品、IC测试等领域均拥有核心技术。公司“年产 25亿块通信用高密度集成电路及模块封装项目”被评为浙江省重大项目。 公司从成立之初即聚焦集成电路封测业务中的先进封装领域，车间洁净等级、生产设备、产线布局、工艺路线、技术研发、业务团队、客户导入均以先进封装业务为导向，业务起点较高。 因此与同行业竞争者相比，甬矽电子产品结构较为优化，销售收入主要来自于中高端封装产品，并在射频前端芯片封测、AP类 SoC芯片封测、触控 IC芯片封测、WiFi芯片封测、蓝牙芯片封测、MCU等物联网 AIOT芯片封测等新兴应用领域具有良好的市场口碑和品牌知名度。 3、人才优势 公司拥有完整高效的研发团队，并重视研发队伍的培养和建设，研发团队核心人员均具备丰富的集成电路封装测试行业技术开发经验。公司拥有专业的工程技术和生产管理团队，可以根据客户提出的各种封装测试要求及时做出响应，并根据市场需求对产品种类和产量进行快速调整。 截至 2024年 6月 30日，公司拥有研发技术人员 874人，占公司总人数的比例 16.58%。 (二) 报告期内发生的导致公司核心竞争力受到严重影响的事件、影响分析及应对措施 □适用 √不适用 四、 经营情况的讨论与分析 2024年上半年，全球终端消费市场出现回暖，集成电路行业整体景气度有所回升。根据世界半导体贸易统计组织（WSTS）发布的预测称，2024年全球半导体市场将实现 16%的增长，达到6,110亿美元。作为专注于中高端先进封测领域的封测企业，公司努力顺应行业趋势、抓住行业机遇，持续关注客户需求，围绕客户提供全方位服务，通过增强新客户拓展力度、加强新产品导入力度、提升产品品质、缩短供货周期、降低产品成本等多种方式，提升客户满意度和自身竞争力，2024年上半年公司稼动率整体呈稳定回升趋势。得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，2024年上半年，公司实现营业收入 162,948.59万元，同比增长65.81%；随着公司营业收入的增长，规模效应逐步显现，毛利率在今年上半年稳步回升，整体毛利率达到 18.01%，同比增加 5.83个百分点；综合以上因素，公司 2024年上半年实现扭亏为盈，归属于上市公司股东的净利润同比增加 9,100.47万元。 公司将通过积极开发新客户、拓展新产品线等方式提升自身竞争力和盈利能力，但若未来半导体产业复苏不及预期或公司投资项目产能爬坡不及预期，公司业绩可能出现持续下滑甚至亏损1、行业整体景气度回升，叠加新客户拓展取得突破，营业收入同比增加 65.81% 得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，报告期公司实现营业收入 162,948.59万元，同比增长 65.81%，实现归属于上市公司股东的净利润 1,210.59万元，同比扭亏为盈。报告期内，公司共有 14家客户销售额超过 5,000万元，其中 3家客户销售额超过 1亿元，客户结构进一步优化。 2、晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，下游客户群及应用领域不断扩大，积极优化客户结构，促进客户群体稳步扩大，重要客户拓展取得突破，为后续发展奠定产能和客户基础 公司坚持自身中高端先进封装业务定位，报告期内公司积极推动二期项目建设，扩大公司产能规模，提升对现有客户的服务能力；同时，根据目前市场情况和公司战略，公司积极布局先进封装和汽车电子领域，积极布局包括 Bumping、CP、晶圆级封装、FC-BGA、汽车电子等新的产品线，持续推动相关技术人才引进和技术攻关，提升自身产品布局和客户服务能力。公司积极打造的“Bumping+CP+FC+FT”的一站式交付能力已经形成，可以有效缩短客户从晶圆裸片到成品芯片的交付时间及提升品质控制能力等，量产规模稳步爬升，贡献了新的营收增长点。客户群及应用领域方面，公司在汽车电子领域的产品在智能座舱、车载 MCU、图像处理芯片等多个领域通过了终端车厂及 Tier 1厂商的认证；在射频通信领域，公司应用于 5G射频领域的 Pamid模组产品实现量产并通过终端客户认证，已经批量出货；在客户群方面，公司在深化原有客户群合作的基础上，积极拓展包括中国台湾地区头部客户在内的大客户群并取得重要突破，为公司后续发展奠定良好的基础。 3、持续加大研发投入，积极布局扇出式封装及 2.5D/3D 封装等先进封装领域 报告期内，公司持续加大研发投入，研发投入金额达到 9,398.43万元，占营业收入的比例为5.77%，不断提升公司客户服务能力。报告期内，公司新增申请发明专利 34项，实用新型专利 55项，软件著作权 1项；新增获得授权的发明专利 9项，实用新型专利 23项，外观设计专利 1项。 公司通过实施 Bumping项目掌握的 RDL及凸点加工能力，并积极布局扇出式封装（Fan-out）及2.5D/3D封装工艺，持续提升自身技术水平和客户服务能力。 4、推进智能生产变革，运营降本提效 公司积极推动智能生产变革，通过数字化工厂建设等多种方式，促进规划、生产、运营全流程实现数字化管理和智能动态调度，不断推动精益生产变革，合理利用分配资源，提高生产效率。 同时坚持不断推动国产设备和材料导入，提升国产替代水平，保障自主可控的同时降低运营成本，并通过开展成本改善专题活动，强化全员成本意识，进一步优化成本结构。 5、优化组织管理，实施股权激励，增强核心团队稳定性 公司加强人才团队建设，变革组织体系，通过构建科学的绩效考核体系和长期股权激励等措施，不断提升员工工作积极性，提升整体人均效能。报告期内，公司完成了 2023年限制性股票激励计划第一个归属期的股份归属事项，向符合授予条件的 259名激励对象归属 75.24万股第二类限制性股票，占报告期末公司股本总额 40,841.24万股的 0.18%，实现核心员工利益与公司利益长期的绑定，为公司的持续稳定发展奠定良好基础。 展望 2024年，随着集成电路行业整体去库存周期进入尾声，下游客户需求将得到一定修复；同时，公司晶圆级封装、汽车电子等产品线持续丰富，“Bumping+CP+FC+FT”的一站式交付能力形成，二期项目产能的逐步释放，下游客户群及应用领域不断扩大，包括中国台湾地区头部 IC设计公司拓展取得重要突破，公司预期 2024年营业收入将持续保持较快增长，盈利能力随着规模效应的提升也将显著改善。公司将继续围绕增长目标，一方面继续坚持大客户战略，在深化原有客户群合作的基础上，积极推动包括中国台湾地区头部设计企业的进一步合作，不断提升自身竞争力和市场份额；另一方面，公司将扎实稳健推进 Bumping、CP、晶圆级封装、FC-BGA等新产品线，持续提升自身工艺能力和客户服务能力。公司预期营业收入仍然将维持增长态势。公司将通过市场端和产品端的不断优化，提升自身核心竞争力和盈利能力。 报告期内公司经营情况的重大变化，以及报告期内发生的对公司经营情况有重大影响和预计未来会有重大影响的事项 □适用 √不适用 五、 风险因素 √适用 □不适用 (一) 业绩下滑或亏损的风险 2024年上半年，得益于部分客户所处领域的景气度回升、新客户拓展及部分原有客户的份额提升，公司实现营业收入 162,948.59万元，同比增长 65.81%；随着公司营业收入的增长，规模效应逐步显现，毛利率在今年上半年稳步回升；综合以上因素，公司 2024年上半年实现扭亏为盈，归属于上市公司股东的净利润同比增加 9,100.47万元。 公司将积极通过开发新客户、拓展新产品线等方式提升自身竞争力和盈利能力，但若未来半导体产业复苏不及预期或公司投资项目产能爬坡不及预期，公司业绩可能出现持续下滑甚至亏损的风险。 (二) 产品未能及时升级迭代及研发失败的风险 1、产品未能及时升级迭代及研发失败的风险 集成电路市场的快速发展和电子产品的频繁更新换代，使得公司必须不断加快技术研发和新产品开发步伐，如果公司技术研发能力和开发的新产品不能够满足市场和客户的需求，公司将面临技术研发和新产品开发失败的风险。 针对上述风险，公司未来将紧跟半导体行业技术发展趋势，及时了解和深入分析市场发展和客户需求的变化，加大集成电路先进封装技术的研发和产业化，分散和化解市场及研发风险。 (三) 经营风险 1、原材料价格波动的风险 公司主要原材料包括基板、引线框架、镀钯铜丝、塑封树脂、导电胶等。公司原材料价格受市场供求变化、宏观经济形势波动等因素的影响，若未来公司原材料价格出现大幅波动，而公司产品售价不能及时调整，将给公司的盈利能力造成不利影响。 2、客户集中度较高的风险 报告期内，客户集中度相对较高。若未来公司与下游主要客户合作出现不利变化，或原有客户因市场竞争加剧、宏观经济波动以及自身产品等原因导致市场份额下降，且公司未能及时拓展新客户，则公司将会存在收入增速放缓甚至下降的风险。 (四) 财务风险 1、存货跌价风险 公司封装所需要的原材料品类较多，且基板、专用引线框架等主要原材料交付周期受市场供需关系影响波动较大。公司为了应对原材料供应的波动性，通常会根据客户订单预测情况备有一定量的安全库存。2021年至 2024年 6月 30日，公司存货账面价值分别为 27,887.65万元、32,057.30万元、35,785.55万元和 39,809.42万元，占流动资产的比例分别为 28.36%、17.96%、11.93%和12.47%，主要由原材料和在产品组成。针对存货中原材料余额较高的情况，公司会通过生产计划和供应链管理促使原材料库存保持合理水平。若市场环境发生重大变化，公司未能及时调整库存水平，则可能出现存货跌价的风险。 2、毛利率波动风险 公司主营业务毛利率存在较大波动。公司产品毛利率同产能利用率、主要原材料价格波动、市场供需关系等经营层面变化直接相关。同时，由于公司封装产品型号众多，不同型号产品在生产加工工艺和所需原材料构成均存在一定差异，因此产品结构变化也会对公司主营业务毛利产生较大影响。若未来上述因素发生不利变化，比如产能利用率下降、主要原材料价格大幅上涨或市场需求萎缩导致产品价格下降等，则公司主营业务毛利率可能出现下降的风险。 (五) 行业风险 1、市场竞争风险 近年来，随着我国集成电路封测行业快速发展，吸引了众多的企业进入，同时智能手机、PC等消费类电子市场需求疲软，市场处于去库存阶段，公司未来业务发展将面临一定的市场竞争加剧的风险，市场竞争的加剧，可能导致行业平均利润率下降，进而对公司销售额及利润率造成一定影响。对此，公司将持续加大研发投入，加强市场开拓，强化降本增效，提高产品价格竞争力，积极应对市场竞争。 2、行业波动及需求变化风险 公司主营业务为半导体行业集成电路封装测试，集成电路行业的发展状况对公司的生产经营具有重大直接影响。集成电路行业具有与宏观经济同步的特征，其波动幅度甚至会超过全球经济波动幅度。若未来宏观经济形势变化，全球集成电路产业市场出现较大波动，将对公司经营业务和经营业绩带来较大的影响。 (六) 宏观环境风险 1、全球经济波动的风险 目前全球经济仍处于周期性波动当中，尚未出现经济全面复苏的趋势，依然面临下滑的可能，全球经济放缓可能对半导体行业带来一定的不利影响，进而间接影响公司的业绩。未来，若国内和国外经济若持续低迷，可能导致消费者消费预期降低，进而持续影响半导体行业，对公司生产经营产生不利的影响。（未完）  |