[中报]澜起科技(688008):澜起科技2024年半年度报告
原标题:澜起科技:澜起科技2024年半年度报告 重要提示 一、 本公司董事会、监事会及董事、监事、高级管理人员保证半年度报告内容的真实性、准确性、完整性，不存在虚假记载、误导性陈述或重大遗漏，并承担个别和连带的法律责任。 二、 重大风险提示 公司已在本报告中描述可能存在的相关风险，敬请查阅本报告“第三节 管理层讨论与分析”之“五、风险因素”。 三、 公司全体董事出席董事会会议。 四、 本半年度报告未经审计。 五、 公司负责人杨崇和、主管会计工作负责人苏琳及会计机构负责人（会计主管人员）苏琳声明：保证半年度报告中财务报告的真实、准确、完整。 六、 董事会决议通过的本报告期利润分配预案或公积金转增股本预案 无 七、 是否存在公司治理特殊安排等重要事项 □适用 √不适用 八、 前瞻性陈述的风险声明 √适用 □不适用 本报告中所涉及的未来计划、发展战略等前瞻性描述不构成公司对投资者的实质承诺，敬请投资者注意投资风险。 九、 是否存在被控股股东及其他关联方非经营性占用资金情况 否 十、 是否存在违反规定决策程序对外提供担保的情况 否 十一、 是否存在半数以上董事无法保证公司所披露半年度报告的真实性、准确性和完整性 否 十二、 其他 □适用 √不适用 目录 第一节 释义 ......................................................................................................................................... 4 第二节 公司简介和主要财务指标 ..................................................................................................... 4 第三节 管理层讨论与分析 ............................................................................................................... 11 第四节 公司治理 ............................................................................................................................... 55 第五节 环境与社会责任 ................................................................................................................... 57 第六节 重要事项 ............................................................................................................................... 59 第七节 股份变动及股东情况 ........................................................................................................... 74 第八节 优先股相关情况 ................................................................................................................... 80 第九节 债券相关情况 ....................................................................................................................... 81 第十节 财务报告 ............................................................................................................................... 82
第一节 释义 在本报告书中，除非文义另有所指，下列词语具有如下含义：
第二节 公司简介和主要财务指标 一、 公司基本情况
二、 联系人和联系方式
三、 信息披露及备置地点变更情况简介
四、 公司股票/存托凭证简况 (一) 公司股票简况 □适用 √不适用 (二) 公司存托凭证简况 □适用 √不适用 五、 其他有关资料 □适用 √不适用 六、 公司主要会计数据和财务指标 (一) 主要会计数据 单位：元 币种：人民币
公司主要会计数据和财务指标的说明 √适用 □不适用 2024年上半年，公司实现营业收入 16.65亿元，较上年同期增长 79.49%，其中：互连类芯片? 产品线销售收入约为 15.28亿元，较上年同期增长 67.89%；津逮服务器平台产品线销售收入约为 1.30亿元，较上年同期增长 845.69%；实现归属于母公司所有者的净利润 5.93亿元，较上年同期增长 624.63%，实现归属于母公司所有者的扣除非经常性损益的净利润 5.44亿元，较上年同期增长 14,177.86%。一方面，公司内存接口及模组配套芯片需求实现恢复性增长，DDR5下游渗透率提升且 DDR5子代迭代持续推进，2024年上半年公司 DDR5第二子代 RCD芯片出货量已超过第一子代 RCD芯片；另一方面，公司部分 AI高性能“运力”芯片新产品开始规模出货，为公司贡献新的业绩增长点，以上两方面因素共同推动公司 2024年上半年营业收入及净利润较上年同期大幅增长。 2024年第二季度，公司实现营业收入 9.28亿元，同比增长 82.59%，环比增长 25.83%；实现归属于母公司所有者的净利润 3.70亿元，同比增长 4.95倍，环比增长 65.50%；实现归属于母公司所有者的扣除非经常性损益的净利润 3.25亿元，同比增长 91.33倍，环比增长 47.81%，创公司单季度归属于母公司所有者的扣除非经常性损益的净利润历史新高。公司互连类芯片产品线销售收入为 8.33亿元，环比增长 19.92%，创该产品线单季度销售收入历史新高，毛利率为 63.68%，环比提升 2.75个百分点。公司 2024年第二季度互连类芯片收入增长的原因包括：1、随着 DDR5渗透率进一步提升，公司的内存接口及模组配套芯片销售收入环比稳健增长；2、受益于 AI产业浪潮，公司的三款高性能“运力”芯片新产品呈现快速成长态势，第二季度销售收入合计约 1.3亿元，环比翻倍以上成长。 七、 境内外会计准则下会计数据差异 □适用 √不适用 八、 非经常性损益项目和金额 √适用 □不适用 单位:元 币种:人民币
对公司将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》未列举的项目认定为的非经常性损益项目且金额重大的，以及将《公开发行证券的公司信息披露解释性公告第 1号——非经常性损益》中列举的非经常性损益项目界定为经常性损益的项目，应说明原因 □适用 √不适用 九、 非企业会计准则业绩指标说明 √适用 □不适用 报告期内公司股份支付费用为 0.25亿元，该费用计入经常性损益，对归属于母公司所有者的净利润影响为 0.22亿元（已考虑相关所得税费用的影响）。因此，报告期内剔除股份支付费用影响后的归属于母公司所有者的净利润为 6.15亿元，较上年同期增长 337.32%；报告期内剔除股份支付费用影响后的归属于母公司所有者的扣除非经常性损益的净利润为 5.66亿元，较上年同期增长804.62%。 第三节 管理层讨论与分析 一、 报告期内公司所属行业及主营业务情况说明 （一）所处行业情况 1、行业的发展阶段、基本特点、主要技术门槛 公司是一家集成电路设计企业，集成电路行业作为全球信息产业的基础，是世界电子信息技术创新的基石。集成电路行业派生出诸如 PC、互联网、智能手机、云计算、大数据、人工智能等诸多具有划时代意义的创新应用，成为现代日常生活中必不可少的组成部分。移动互联时代后，5G、云计算、AI计算、高性能计算、智能汽车等应用领域的快速发展和技术迭代，正推动集成电路产业进入新的成长周期。 集成电路行业主要包括集成电路设计业、制造业和封装测试业，属于资本与技术密集型行业。 （1）服务器市场行业情况 ? 公司的产品内存接口及模组配套芯片、PCIe Retimer芯片、MXC芯片、津逮 CPU以及混合安全内存模组等主要应用于服务器，因此，服务器行业的发展情况与公司业务紧密相关。相较于普通计算机，服务器具有更高速的 CPU计算能力、更强大的外部数据吞吐能力和更好的扩展性，运行更快，负载更高。 基于全球数据总量的爆发式增长以及数据向云端迁移的趋势，新的数据中心建设热度不减，同时围绕新增数据的处理和应用，云计算、人工智能、虚拟现实和增强现实等数字经济方兴未艾，服务器作为基础的算力支撑，从中长期来看，全球服务器市场将保持高景气度。 经历 2023年的行业整体去库存后，2024年全球服务器市场开始恢复性增长。根据 2024年 7月 Gartner发布的《2024年第一季度全球服务器市场报告》显示，2024年第一季度全球服务器市场销售额保持增长，销售额 407.5亿美元，同比增长 59.9%；出货量 282.0万台，同比增长 5.9%。 （2）AI服务器及 AI PC行业情况 2024年上半年，随着 AI算力需求的持续释放，以及各大云服务厂商加大 AI资本支出，AI服务器需求持续增加。根据 IDC于 2024年 7月做出的预测，预估 2024年 AI服务器产值将达 1,870亿美元，成长率达 69%，产值占整体服务器高达 65%。2024年全球 AI服务器数量上修至 167万台，年增长率达到 41.5%。 2024年上半年，苹果、微软分别发布 Apple Intelligence和 Windows11 AI PC，开启 AI PC新时代。根据 Canalys于 2024年 7月做出的预测，2024年全球 AI PC出货量达 4800万台，在电脑市场占比约为 18%，预计 2025年出货量将超 1亿台，占比增加至 40%，到 2028年，AI PC出货量将达到 2.05亿台，2024~2028年年均复合增长率高达 44%。 （3）内存模组行业情况 内存模组是当前计算机架构的重要组成部分，作为 CPU与硬盘的数据中转站，起到临时存储数据的作用，其存储和读取数据的速度相较硬盘更快。按应用领域不同，内存模组可分为：1、服务器内存模组，其目前主要类型为 RDIMM、LRDIMM等，相较于其他类型内存模组，服务器内存模组由于服务器数据存储和处理的负载能力不断提升，对内存模组的稳定性、纠错能力以及低功耗均提出了较高要求；2、普通台式机、笔记本内存模组，其目前主要类型为 UDIMM、SODIMM等。而平板、手机内存主要使用的 LPDDR通过焊接至主板或封装在片上系统上发挥功能。全球DRAM行业市场 90%以上的市场份额由三星电子、海力士及美光科技占据，他们也是公司内存接口芯片及内存模组配套芯片主要的下游客户。 内存模组的发展有着清晰的技术升级路径，JEDEC组织定义内存模组的组成构件、性能指标、具体参数等。近两年服务器内存模组行业正经历从 DDR4世代向 DDR5世代切换，DDR5第一子代、第二子代相关产品已实现量产，目前，JEDEC已完成 DDR5第三子代、第四子代产品标准制定，并正在制定第五子代产品的标准。同时，基于传输速率的提升或新的产业需求，新的内存模组架构也陆续被 JEDEC定义并成为国际标准，比如用于服务器的 MRDIMM，以及用于台式机/笔记本电脑的 CUDIMM、CSODIMM、CAMM等内存模组。 内存模组与 CPU是计算机的两个核心部件，是计算机生态系统的重要组成部分，支持更高速率 DDR5的 CPU的持续迭代将推动 DDR5内存模组的规模使用及更新换代。 （4）内存接口芯片及内存模组配套芯片行业情况 内存接口芯片是服务器内存模组的核心逻辑器件，其主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU对内存模组日益增长的高性能及大容量需求。 内存接口芯片的发展演变情况如下：
根据 JEDEC组织的定义，在 DDR5世代，服务器内存模组上除了需要内存接口芯片之外，同时还需要配置三种配套芯片，包括一颗 SPD芯片、一颗 PMIC芯片和两颗 TS芯片；普通台式机、笔记本电脑的内存模组 UDIMM、SODIMM上，需要配置两种配套芯片，包括一颗 SPD芯片和一颗 PMIC芯片。 目前 DDR5内存接口芯片的竞争格局与 DDR4世代类似，全球有三家主流供应商可提供相关产品，分别是澜起科技、瑞萨电子和 Rambus。关于 DDR5内存模组配套芯片，报告期内，SPD和TS主要的两家供应商是澜起科技和瑞萨电子；PMIC的竞争对手更多，竞争态势更复杂。 为了满足不断增长的 AI处理对更高带宽、更高容量内存模组需求，JEDEC组织制定了服务器 MRDIMM（Multiplexed Rank DIMM）内存模组相关技术标准。根据 JEDEC公布的信息：DDR5 MRDIMM提供创新、高效的新模块设计，以提高数据传输速率和整体系统性能。多路复用允许将多个数据信号组合并通过单个通道传输，从而有效地增加带宽而无需额外的物理连接并提供无缝带宽升级，使应用程序能够超过 DDR5 RDIMM数据速率，其他计划中的功能包括：1、平台与RDIMM兼容，可实现灵活的最终用户带宽配置；2、利用标准 DDR5 DIMM组件(包括 DRAM、DIMM外形尺寸和引脚分布、SPD、PMIC和 TS)以方便采用；3、利用 RCD/DB 逻辑处理能力实现高效的 1/0扩展；4、利用现有的 LRDIMM生态系统进行设计和测试基础设施支持多代扩展到 DDR5-EOL。第一代 MRDIMM支持 8800MT/S速率，目前正在定义的第二子代 MRDIMM的数据传输速率预计为 12800MT/s。MRDIMM需要搭配 1颗 MRCD和 10颗 MDB芯片，与普通的RCD芯片、DB芯片相比，MRCD/MDB芯片设计更为复杂、速率更高。 在桌面端，随着 DDR5传输速率持续提升，到 DDR5中期，原本不需要信号缓冲的 UDIMM、SODIMM（主要用于台式机和笔记本电脑），将需要一颗时钟驱动器（Clock Driver）对内存模组的时钟信号进行缓冲再驱动，从而提高时钟信号的信号完整性和可靠性。JEDEC组织制定了CUDIMM和 CSODIMM内存模组相关标准，包括其中的 CKD芯片相关标准，将应用于支持6400MT/S及以上速率的台式机和笔记本电脑。 （5）PCIe及 PCIe Retimer芯片行业情况 PCIe协议是一种高速串行计算机扩展总线标准，自 2003年诞生以来，近几年 PCIe互连技术发展迅速，传输速率基本上实现了每 3-4年翻倍增长，并保持良好的向后兼容特性。PCIe协议已由 PCIe 4.0发展为 PCIe 5.0，传输速率已从 16GT/s提升到 32GT/s，到 PCIe 6.0，传输速率将进一步提升到 64GT/s。随着 PCIe协议传输速率的快速提升，并依托于强大的生态系统，平台厂商、芯片厂商、终端设备厂商和测试设备厂商的深入合作，PCIe已成为主流互连接口，全面覆盖了包括 PC机、服务器、存储系统、手持计算等各种计算平台，有效服务云计算、企业级计算、高性能计算、人工智能和物联网等应用场景。 然而，一方面随着应用不断发展推动着 PCIe标准迭代更新，速度不断翻倍，另一方面由于服务器的物理尺寸受限于工业标准并没有很大的变化，导致整个链路的插损预算从 PCIe3.0时代的22dB增加到了 PCIe 4.0时代的 28dB, 并进一步增长到了 PCIe 5.0时代的 36dB。 如何解决 PCIe信号链路的插损问题，提高 PCIe信号传输距离是业界面临的重要问题。一种思路是选用低损 PCB，但价格高昂，仅仅是主板就可能会带来较大的成本增加，而且并不能有效覆盖多连接器应用场景；另一种思路是引入适当的链路扩展器件如 Retimer，使用 PCIe Retimer芯片，采用模拟信号和数字信号调理技术、重定时技术，来补偿信道损耗并消除各种抖动的影响，从而提升 PCIe信号的完整性，增加高速信号的有效传输距离。 因此，PCIe Retimer芯片作为 PCIe协议升级迭代背景下新的芯片需求，其主要解决数据中心、服务器通过 PCIe协议在数据高速、远距离传输时，信号时序不齐、损耗大、完整性差等问题。相比于市场其他技术解决方案，现阶段 Retimer芯片的解决方案在性能、标准化和生态系统支持等方面具有一定的比较优势，未来根据系统配置，Retimer芯片可以灵活地切换 PCIe或 CXL模式，更受用户青睐。 而随着传输速率从 PCIe 4.0的 16GT/s到 PCIe 5.0的 32GT/S，再次实现翻倍，Retimer芯片技术路径的优势更加明显。根据目前行业发展趋势，到 PCIe 5.0时代，PCIe Retimer芯片已成为行业主流解决方案。 根据 TrendForce于 2024年 7月份做出的预测，今年大型云端服务供应商预算持续聚焦于采购 AI服务器，AI服务器维持高成长态势，预计 AI服务器占整体服务器出货的比重将达 12.2%，较 2023年提升约 3.4个百分点，2024年 AI服务器产值将达 1,870亿美元，成长率达 69%，产值占整体服务器高达 65%。TrendForce预计，2024年全球 AI服务器数量将达到 167万台。 随着 AI服务器需求快速增长，将显著提升 PCIe Retimer芯片的需求，以一台典型的配 8块GPU的主流 AI服务器为例，考虑对信号完整性和传输速率的要求，系统需要配置 8颗或 16颗PCIe Retimer芯片。 （6）CXL行业情况 随着人工智能时代的日益临近，对支持快速接口和易扩展性的内存平台的需求变得越来越明显，而基于 CXL的新型 DRAM模块可能是未来人工智能时代中最具前景的内存解决方案之一。 从 2019年到 2023年，CXL经历了高速的发展，其应用涉及服务器端，以及存储产品与解决方案端这两大层面。在过去 2年时间里，已经有多家厂商发布 CXL相关元件、产品，以及成套解决方案。2022年底到 2023年初，随着 AMD发布第四代 EPYC（代号 Genoa），以及英特尔发布第四代 Xeon Scalable（代号 Sapphire Rapids），新款处理器平台上市将 CXL技术应用到服务器端，完善 CXL的应用环境。 经过数年的发展，目前 CXL的生态已经初步形成。在元件层级的芯片供应商与设计商，对应产品包括：CXL控制器（Controller）、定时器（Retimers）、交换器（Switch）产品。系统层级，目前有三星、SK Hynix、美光等厂商推出扩展存储类型的 CXL产品。 根据 Yole Group 2023年 10月的预测，全球 CXL市场规模预计在 2028年将达到 150亿美元。 尽管目前只有不到 10%的 CPU与 CXL标准兼容，但预计到 2027年，所有 CPU都将被设计为支持 CXL接口，这将进一步推动 CXL市场的发展。 （7）时钟芯片行业情况 时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中，时钟脉冲是集成电路运转的节拍器，在电子系统中扮演着“心脏”的重要角色。高频/高性能数字模块的正确运行需要时钟芯片提供精准的时钟脉冲（节拍）来同步运算操作和数据传输交互。时钟脉冲的性能决定了系统是否能运行到目标速度，时钟芯片不达标有可能导致模块或设备无法运作。因此，时钟芯片提供的输出时钟需要具备极高的可靠性、宽广的输出频率范围、优良的抖动特性以及扩频功能。 目前，时钟芯片种类主要包括时钟发生器、去抖时钟芯片和时钟缓冲芯片等细分产品。时钟发生器是根据参考时钟来合成多个不同频率时钟的芯片，它是时钟芯片的一个重要类别，是数据中心、工业控制、新能源汽车等领域的基础芯片；去抖时钟芯片是为其他芯片提供低抖动低噪声的参考时钟的芯片；时钟缓冲芯片是用于时钟脉冲复制、格式转换、电平转化等功能的芯片。 根据 DBMR的数据，2023年时钟芯片的市场规模合计为 14亿美元，预计到 2030年可达到21亿美元，其中 2023年时钟发生器芯片市场规模约为 7.08亿美元，预计到 2030年可达到 10.82亿美元。由于时钟芯片在电子系统中广泛且重要的作用，同时其设计难度较大、技术水平要求较高，因此该类产品的主要市场份额长期被少数几家美日厂商占据。 （8）AI芯片行业情况 按基本功能划分，AI芯片可分为训练芯片和推理芯片；按技术路径划分，AI芯片可分为GPU、FPGA、ASIC芯片。 近年来人工智能的发展呈现出数据体量爆发式增长态势，算法模型的参数量指数级增加，以加速计算为核心的算力中心对 AI芯片的需求不断扩大。以 ChatGPT为代表的基于海量多源数据的大模型，对算力的需求非常高，随着 AI模型和应用的进一步发展和规模化，算力需求将持续释放，大算力芯片的市场规模持续增长，将快速推动 AI芯片的性能升级。 2、公司所处的行业地位分析及其变化情况 （1）内存接口芯片、内存模组配套芯片及时钟驱动器（CKD） 澜起的内存接口芯片受到了市场及行业的广泛认可，公司凭借具有自主知识产权的高速、低功耗技术，为新一代服务器平台提供完全符合 JEDEC标准的高性能内存接口解决方案，是全球可提供从 DDR2到 DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一，在该领域拥有重要话语权。 产品标准制定方面，澜起是全球微电子行业标准制定机构 JEDEC固态技术协会的董事会成员之一，在 JEDEC下属的四个委员会及分会中安排员工担任主席或副主席职位，深度参与 JEDEC相关产品的标准制定。其中，公司牵头制定多款 DDR5内存接口芯片标准，包括 DDR5 RCD芯片及 MDB芯片，并积极参与 DDR5 CKD芯片和 DDR5内存模组配套芯片标准制定。 技术实力方面，澜起处于国际领先水平。公司发明的 DDR4全缓冲“1+9”架构被 JEDEC国际标准采纳。该架构在 DDR5世代演化为“1+10”框架，继续作为 LRDIMM的国际标准，并进一步作为基础架构衍生出 MRDIMM国际标准。在 DDR5世代，公司在内存接口芯片领域继续全球领跑，进一步巩固了在该领域的优势。2021年 10月，公司量产 DDR5第一子代内存模组芯片及内存模组配套芯片；2022年 5月，公司在业界率先试产 DDR5第二子代 RCD芯片；2023年 10月，公司 DDR5第三子代 RCD芯片在业界率先试产；2024年 1月，公司推出支持 7200 MT/s速 率的 DDR5第四子代 RCD芯片；目前公司正在研发 DDR5第五子代 RCD芯片。 市场份额方面，澜起在 DDR4世代逐步确立了行业领先优势，是全球可提供 DDR4内存接口芯片的三家主要厂商之一，占据全球市场的重要份额。在 DDR5世代，公司继续领跑，内存接口芯片的市场份额保持稳定。公司可为 DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。 基于在内存接口芯片领域的行业领先地位，澜起在高带宽内存接口芯片 MRCD/MDB方面也保持领先，该产品将用于服务器新型高带宽内存模组 MRDIMM。根据公开信息及客户反馈，目前全球可以提供 DDR5第一子代 MRCD/MDB芯片（支持速率为 8800MT/S）的供应商为 2家。澜起牵头制定 MDB芯片国际标准，研发进度行业领先，产品的技术表现具有竞争优势。目前，搭配澜起 MRCD/MDB芯片的服务器高带宽内存模组已在境内外主流云计算/互联网厂商开始规模试用。 在时钟驱动器（CKD）芯片领域，澜起研发进度相对领先，产品具有较强竞争力，该产品将用于数据速率达到 6400MT/s及以上的台式机/笔记本电脑 CSODIMM和 CUDIMM。澜起于 2024年 4月在业界率先试产 CKD芯片，该产品已从第二季度开始规模出货。 （2）PCIe Retimer芯片 在 PCIe 4.0时代，澜起是全球量产 PCIe 4.0 Retimer芯片的三家企业之一；在 PCIe5.0时代，公司于 2023年 1月量产 PCIe 5.0/CXL 2.0 Retimer芯片，是全球第二家量产该产品的厂家。 作为全球领先的 PCIe 5.0/CXL 2.0Retimer芯片供应商之一，公司自研的 PCIe SerDes IP已成功应用于该产品中，自研 IP带来了良好的整合性，在产品的时延、信道适应能力方面，公司具有一定的优势。 基于上述竞争优势，澜起的 PCIe Retimer芯片正在获得越来越多客户及下游用户的认可，并从 2024年第一季度开始规模出货，并在第二季度实现出货量翻倍增长，市占率明显提升，呈现良好成长态势。 （3）MXC芯片 澜起在 2022年 5月全球首发 MXC芯片后，已与全球多家顶级云计算厂商及内存龙头企业开展合作。2023年 5月，三星电子推出其首款支持 CXL 2.0的 128GB DRAM，加速下一代存储器解决方案的商用化进程，澜起的 MXC芯片作为该解决方案的核心控制芯片器而被采用。2023年8月，澜起的 MXC芯片顺利通过了 CXL联盟的数十项严苛测试，成为全球首家通过测试的内存扩展控制器产品，与国际知名 CPU和存储器厂商的产品在 CXL官网并列展示，彰显了业界对澜起技术实力的认可。 目前，公司与主要内存模组、服务器系统厂商的多个合作项目进展顺利，可为数据中心和云服务厂商提供灵活的解决方案，满足客户在数据库，AI训练等内存高带宽场景下的需求。 未来，公司将继续深化与 CPU、存储器、服务器及云服务厂商的合作，紧跟技术前沿，不断推进产品更新迭代，致力于为实现 CXL生态的成熟完善和 CXL技术的广泛应用不断贡献力量，保持公司在该领域的市场领先地位。 ? （4）津逮服务器平台 ? 津逮服务器平台是澜起面向中国市场设计的本土服务器平台解决方案，其技术具有独创性、先进性，且该产品线可持续更新迭代。鉴于服务器 CPU以及内存模组的市场准入门槛较高，需要较长的测试及认证周期，公司作为行业生态的新进入者，需要一定时间在该领域立足。 ? 经过多年的市场拓展，津逮服务器平台已具备一定的客户基础及市场份额，持续的更新迭代? 提高了津逮 CPU的产品竞争力，坚持不懈的客户导入和及时的本地服务也逐步获得客户与市场? 的认可。2024年 6月，澜起科技发布全新第六代津逮能效核 CPU，单颗 CPU最高支持 144个核心，最大三级缓存容量达 108MB。产品支持单路或者双路设计，支持 4组 UPI用于 CPU之间互联，最高 UPI速度达 24GT/s。支持 8个内存通道，DDR5内存速度最高达 6400MT/s。在 IO方面，? ? ? C6E支持 PCIe 5.0和 CXL 2.0扩展，最多支持 88个 PCIe通道。 ? 同月，公司发布津逮服务器平台产品线的一款新产品——数据保护和可信计算加速芯片，该芯片融合了数据加解密和平台可信度量两大核心功能，兼具高性能、泛在可信等优势，为信息安全领域提供高性能、高安全性、高性价比且便捷易用的一体化解决方案。该款芯片用于解决数据中心等高并发数据加解密运算的需求，同时因为其具有低功耗特点，也适用于端侧、边缘侧、嵌入式系统中对数据和平台安全有需求的场景。 （二）报告期内公司所从事的主要业务 公司是一家国际领先的数据处理及互连芯片设计公司，致力于为云计算和人工智能领域提供 ? 高性能、低功耗的芯片解决方案，目前公司拥有两大产品线，互连类芯片产品线和津逮服务器平 台产品线。在人工智能时代，计算机的“算力”和“存力”需求快速增长，系统对“运力”提出 了更高的需求。澜起科技是一家为计算和智算提供高性能“运力”的企业，公司多款高速互连芯 片产品可有效提升系统的“运力”，将在未来的人工智能时代发挥重要作用。 公司的互连类芯片产品主要包括内存接口芯片（含 MRCD/MDB芯片）、内存模组配套芯片、 ? ? CKD芯片、PCIe Retimer芯片、MXC芯片等，津逮服务器平台产品包括津逮 CPU和混合安全 ? 内存模组（HSDIMM）。 ? 互连类芯片产品线 1、内存接口芯片 内存接口芯片是服务器内存模组（又称“内存条”）的核心逻辑器件，作为服务器 CPU存取 内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器 CPU对内存 模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模 组进行配套，并通过服务器 CPU、内存和 OEM厂商针对其功能和性能（如稳定性、运行速度和 功耗等）的全方位严格认证，才能进入大规模商用阶段。因此，研发此类产品不仅要攻克内存接 口的核心技术难关，还要跨越服务器生态系统的高准入门槛。 现阶段，DDR4及 DDR5内存接口芯片按功能可分为两类：一是寄存缓冲器（RCD），用来 缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB），用来缓冲来自内 存控制器或内存颗粒的数据信号。RCD与 DB组成套片，可实现对地址、命令、时钟、控制信号 和数据信号的全缓冲。仅采用了 RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通 常称为 RDIMM（寄存双列直插内存模组），而采用了 RCD和 DB套片对地址、命令、时钟、控 制信号及数据信号进行缓冲的内存模组称为 LRDIMM（减载双列直插内存模组）。 澜起凭借具有自主知识产权的高速、低功耗技术，长期致力于为新一代服务器平台提供符合 JEDEC标准的高性能内存接口解决方案。随着 JEDEC标准和内存技术的发展演变，公司先后推 出了 DDR2-DDR5系列内存接口芯片，可应用于各种缓冲式内存模组，包括 RDIMM及 LRDIMM 等，满足高性能服务器对高速、大容量的内存系统的需求。目前，公司的 DDR4及 DDR5内存接 口芯片已成功进入国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。 公司 DDR4内存接口芯片子代产品及其应用情况如下：
公司 DDR5内存接口芯片产品及其应用情况如下：
（2）DDR5第一子代 DB芯片是一款 8位双向数据缓冲芯片，该芯片与 DDR5 RCD芯片一起组成套片，用于 DDR5 LRDIMM。该芯片符合 JEDEC标准，支持 DDR5-4800速率，采用 1.1V工作电压。在 DDR5 LRDIMM应用中，一颗 DDR5 RCD芯片需搭配十颗 DDR5 DB芯片，即每个子通道配置五颗 DB芯片，以支持片上数据校正，并可将数据预取提升至最高 16位，从而为高端多核服务器提供更大容量、更高带宽和更强性能的内存解决方案。 （3）2022年 5月，公司在业界率先试产 DDR5第二子代 RCD芯片。DDR5第二子代 RCD芯片支持双通道内存架构，命令、地址、时钟和控制信号 1：2缓冲，并提供奇偶校验功能。该芯片符合 JEDEC标准，支持 DDR5-5600速率，采用 1.1V工作电压，更为节能。 （4）2023年 10月，公司在业界率先试产 DDR5第三子代 RCD芯片。DDR5第三子代 RCD芯片支持的数据速率高达 6400MT/s，较第二子代 RCD速率提升 14.3%，较第一子代 RCD速率提升 33.3%。 2、内存模组配套芯片 根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC)。 公司 DDR5内存模组配套芯片产品及其应用情况如下：
公司与合作伙伴共同研发了 DDR5串行检测集线器（SPD），芯片内部集成了 8Kbit EEPROM、2 I C/I3C总线集线器（Hub）和温度传感器（TS），适用于 DDR5系列内存模组（如 LRDIMM、RDIMM、UDIMM、SODIMM等），应用范围包括服务器、台式机及笔记本内存模组。SPD是DDR5内存模组不可或缺的组件，也是内存管理系统的关键组成部分，其包含如下几项功能： 第一，其内置的 SPD EEPROM是一个非易失性存储器，用于存储内存模组的相关信息以及模组上内存颗粒和相关器件的所有配置参数。根据 JEDEC的内存规范，每个内存模组都需配置一个 SPD器件，并按照 JEDEC规范的数据结构编写 SPD EEPROM的内容。主板 BIOS在开机后会读取 SPD内存储的信息，并根据读取到的信息来配置内存控制器和内存模组。DDR5 SPD数据可2 通过 I C /I3C总线访问，并可按存储区块（block）进行写保护，以满足 DDR5内存模组的高速率和安全要求。 2 第二，该芯片还可以作为 I C /I3C总线集线器，一端连接系统主控设备（如 CPU或基板管理控制器（BMC）），另一端连接内存模组上的本地组件，包括 RCD、PMIC和 TS，是系统主控设2 备与内存模组上组件之间的通信中心。在 DDR5规范中，一个 I C /I3C总线上最多可连接 8个集线器（8个内存模组），每个集线器和该集线器管理下的每个内存模组上的本地组件都被指定了一个特定的地址代码，支持唯一地址固定寻址。 第三，该芯片还内置了温度传感器（TS），可连续监测 SPD所在位置的温度。主控设备可通2 过 I C /I3C总线从 SPD中的相关寄存器读取传感器检测到的温度，以便于进行内存模组的温度管理，提高系统工作的稳定性。 （2）温度传感器（TS） 公司与合作伙伴共同研发了 DDR5高精度温度传感器（TS）芯片，该芯片符合 JEDEC规范， 2 支持 I C和 I3C串行总线，适用于 DDR5服务器 RDIMM和 LRDIMM内存模组。TS作为 SPD芯 2 片的从设备，可以工作在时钟频率分别高达 1MHz I C和 12.5MHz I3C总线上；CPU可经由 SPD 芯片与之进行通讯，从而实现对内存模组的温度管理。TS是 DDR5服务器内存模组上重要组件， 目前主流的 DDR5服务器内存模组配置 2颗 TS。 （3）电源管理芯片（PMIC） 公司与合作伙伴共同研发了符合 JEDEC规范的 DDR5低/高电流电源管理芯片（PMIC）。该 芯片包含 4个直流-直流降压转换器，两个线性稳压器（LDO，分别为 1.8V和 1.0V），并能支持 2 I C和 I3C串行总线，适用于 DDR5服务器 RDIMM和 LRDIMM内存模组。PMIC的作用主要是 为内存模组上的其他芯片（如 DRAM、RCD、DB、SPD和 TS等）提供电源支持。CPU可经由 SPD芯片与之进行通讯，从而实现电源管理。低电流电源管理芯片应用于 DDR5服务器较小电流 的 RDIMM内存模组，高电流电源管理芯片则应用于 DDR5服务器较大电流的 RDIMM和 LRDIMM内存模组。 公司 DDR5内存接口芯片及内存模组配套芯片示意图如下： 澜起可为 DDR5系列内存模组提供完整的内存接口及模组配套芯片解决方案，是目前全球可提供全套解决方案的两家公司之一。 3、为智算提供高性能“运力”芯片解决方案（互连类芯片新产品） AI相关应用的快速发展将推动“算力”和“存力”需求快速增长，系统需要更高、更强的算力，需要带宽更高、容量更大的内存。在“算力”和“存力”增长的同时，对“运力”也提出了更高的需求。“运力”是指在计算和存储之间搬运数据的能力，人工智能时代，系统需要更大的运力，需要更高的带宽、更快的传输。 公司近年来深耕相关互连技术，包括高带宽内存互连、PCIe互连以及 CXL互连技术等，这 些高速互连技术可以有效提升系统的“运力”，公司基于上述技术研发的几款芯片，包括 MRCD/MDB、CKD、PCIe Retimer、MXC芯片等，将在未来的人工智能时代发挥重要作用。 （1）MRCD/MDB芯片 MRCD、MDB芯片是服务器高带宽内存模组 MRDIMM的核心逻辑器件。AI及大数据应用的发展以及相关技术的演进推动服务器 CPU的内核数量快速增加，迫切需要大幅提高内存系统的带宽，以满足多核 CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而生。 MRDIMM是一种更高带宽的内存模组，第一代产品可支持 8800MT/s速率，每个 MRDIMM模组需要搭配 1颗 MRCD芯片及 10颗 MDB芯片。 MRDIMM工作原理为：MDB芯片用来缓冲来自内存控制器或 DRAM内存颗粒的数据信号，在标准速率下，通过 MDB芯片可以同时访问两个 DRAM内存阵列（RDIMM只能访问一个阵列），从而实现双倍的带宽。MRCD用来缓冲来自内存控制器的地址、命令、时钟、控制信号。 MRDIMM的特点和优势在于：（i）使用的是常规的 DRAM颗粒；(ii)与现有 DDR5生态系统有良好的适配性；（iii）可以大幅提升内存模组的带宽。 从下游应用来看，预计 MRDIMM在高性能计算、AI等对内存带宽敏感的应用领域，将有较大的需求。随着 MRDIMM未来渗透率的提升，将带动 MRCD/MDB（特别是 MDB）芯片需求大幅增长。 图：MRCD/MDB芯片及含 MRCD/MDB芯片的 MRDIMM内存模组示意图 （2）CKD芯片 长久以来，时钟驱动功能一直集成在寄存时钟驱动器（Register Clock Driver）芯片中，应用 于服务器 RDIMM或 LRDIMM内存模组，但尚未在 PC端部署。随着 DDR5传输速率持续提升， 时钟信号频率越来越高，时钟信号完整性问题日益凸显。当 DDR5数据速率达到 6400MT/s及以 上时，PC端的内存模组（如台式机的 UDIMM和笔记本电脑的 SODIMM）需采用专用时钟驱动 器（CKD）芯片，对内存模组上的时钟信号进行缓冲和重新驱动，才能满足高速时钟信号的完整 性和可靠性要求。 澜起的 DDR5第一子代时钟驱动器（CKD）芯片，应用于客户端内存，最高支持 7200MT/s速 率，旨在提高客户端内存数据访问的速度及稳定性，以匹配日益提升的 CPU运行速度及性能。该 CKD芯片符合最新的 JEDEC标准，支持双边带总线地址访问及 I2C、I3C接口。通过配置寄存器 控制字，该芯片可改变其输出信号特性以匹配不同 DIMM的网络拓扑，还可通过禁用未使用的输 出信号以降低功耗。 图：CKD芯片及含 CKD芯片的 CUDIMM内存模组示意图 由于 AI PC需要更高内存带宽来提升整体运算性能，AI PC渗透率的提升或将加速 DDR5子代迭代，并增加对更高速率 DDR5内存的需求。因此，AI PC应用的普及将助推 CKD芯片的需求提升。 （3）PCIe Retimer芯片 PCIe Retimer芯片是适用于 PCIe高速数据传输协议的超高速时序整合芯片，这是公司在全互连芯片领域布局的一款重要产品。 近年来，高速数据传输协议从 PCIe 3.0（8GT/S）发展至 PCIe 4.0（16GT/S），再升级至 PCIe 5.0（32GT/S），数据传输速率不断翻倍，同时也带来了显著的信号衰减和参考时钟时序重整问题，这些问题较大限制了超高速数据传输协议在下一代计算平台的应用范围。PCIe 4.0/5.0的高速传输挑战促进了优化高速电路与系统互连设计的需求，加大了在超高速传输环境下保持信号完整性的研发热度。为了补偿高速信号的损耗，提升信号质量，通常需在链路中引入超高速时序整合芯片（Retimer）。PCIe Retimer芯片已成为高速电路中不可或缺的重要器件，主要解决数据中心数据高速、远距离传输时，信号时序不齐、损耗严重、完整性差等问题。 公司的 PCIe Retimer芯片采用先进的信号调理技术，能够补偿信道损耗并消除各种抖动源的影响，从而提升信号完整性，增加高速信号的有效传输距离，为服务器、存储设备及硬件加速器等应用场景提供可扩展的高性能 PCIe互连解决方案。其中，PCIe 4.0 Retimer芯片符合 PCIe 4.0基本规范，PCIe 5.0/CXL 2.0 Retimer符合 PCIe 5.0和 CXL 2.0基本规范，支持业界主流封装，其功耗、传输延时等关键性能指标达到国际先进水平，并已与 CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。 公司已成功量产 PCIe 4.0 Retimer和 PCIe 5.0 Retimer芯片，产品应用情况如下：
人工智能时代，随着 AI服务器需求的快速增长，PCIe Retimer芯片的重要性愈加凸显。目前， 一台典型配置 8块 GPU的主流 AI服务器需要 8颗或 16颗 PCIe Retimer芯片。未来，PCIe Retimer 芯片的市场空间将随着 GPU需求量的增加而持续扩大。 （4）MXC芯片 MXC芯片是一款 CXL内存扩展控制器芯片，属于 CXL协议所定义的第三种设备类型。该芯 片支持 JEDEC DDR4和 DDR5标准，同时符合 CXL 2.0规范，支持 PCIe 5.0传输速率。该芯片可 为 CPU及基于 CXL协议的设备提供高带宽、低延迟的高速互连解决方案，实现 CPU与各 CXL 设备间的内存共享，在大幅提升系统性能的同时，显著降低软件堆栈复杂性和数据中心总体拥有 成本（TCO）。 MXC芯片主要应用于内存扩展及内存池化领域，为内存 AIC扩展卡、背板及 EDSFF内存模 组而设计，可大幅扩展内存容量和带宽，满足高性能计算、人工智能等数据密集型应用日益增长 的需求，典型应用场景如下： MXC芯片目前的产品应用形态主要有两种：EDSFF模组、AIC（Add In Card）连接标准 DDR5/4内存模组。 产品应用形态一：EDSFF模组 产品应用形态二：AIC（Add In Card）连接标准 DDR5/4内存模组 2022年 5月，澜起发布了全球首款 CXL内存扩展控制器芯片（MXC）。2023年 5月，三星电子推出其首款支持 CXL 2.0的 128GB DRAM，加速了下一代存储器解决方案的商用化进程，澜起的 MXC芯片作为该解决方案的核心控制器而被采用。2023年 8月，澜起的 MXC芯片顺利通过了 CXL联盟的数十项严苛测试，成为全球首家通过测试的内存扩展控制器产品，与国际知名CPU和存储器厂商的产品在 CXL官网并列展示，彰显了业界对澜起技术实力的认可。 随着人工智能时代的日益临近，对支持快速接口和易扩展性的内存平台的需求变得愈加迫切，而基于 CXL的新型 DRAM模块将是未来人工智能时代最具前景的内存解决方案之一。 4、 时钟发生器芯片 澜起的高性能可编程时钟发生器芯片，可输出 1MHz至 333.33MHz之间的任意频率。该系列芯片采用澜起科技先进的 I/O技术，具备出色的抖动性能，可为低相噪声扩频应用提供覆盖频率范围很广的时钟信号。这些芯片可提供 1/2/4路差分时钟输出，支持两种扩频模式、三种 PCIe参考时钟架构、三种输入参考时钟、三种控制模式，每个输出端口特性均可独立灵活配置。所有差分时钟输出均符合 PCIe Gen1/2/3/4/5/6通用时钟及独立时钟架构规范，满足现有及未来 PCIe器件的高性能需求。 凭借其独立可配置的时钟输出和超低相位抖动性能，该系列芯片能够满足 PCIe Gen5/6、100G以太网、USB3.x、WiFi6等高性能应用对输入参考时钟的严苛要求。 ? ? 津逮服务器平台产品线 ? ? ? 津逮服务器平台主要由澜起科技的津逮 CPU和混合安全内存模组（HSDIMM）组成。该 平台具备芯片级实时安全监控功能，可在信息安全领域发挥重要作用，为云计算数据中心提供更 为安全、可靠的运算平台。此外，该平台还融合了先进的异构计算与互联技术，可为大数据及人 工智能时代的各种应用提供强大的综合数据处理及计算力支撑。 ? 1、津逮 CPU ? 津逮 CPU是公司推出的一系列具有预检测、动态安全监控功能的 x86架构处理器，适用于 ? 津逮或其他通用的服务器平台。公司先后推出了第一代、第二代、第三代、第四代及第五代津逮 ? CPU，以更好满足用户对安全可靠算力日益提升的需求。 ? ? 2019年 5月，公司发布第一代津逮 CPU；2020年 8月，公司发布第二代津逮 CPU；2021年 ? ? 4月，公司发布第三代津逮 CPU。2022年 10月，公司第三代津逮 CPU系列产品通过了 VMware 公司的产品兼容性认证，达到 VMware ESXi 7.0 U3虚拟化平台的通用兼容性及性能、可靠性要 ? 求，满足用户的关键应用需求。2023年 1月 12日，公司发布第四代津逮 CPU。2023年 12月 18 ? 日，公司发布第五代津逮 CPU。 ? 2024年 6月，澜起科技发布全新第六代津逮能效核 CPU，单颗 CPU最高支持 144个核心， 最大三级缓存容量达 108MB。产品支持单路或者双路设计，支持 4组 UPI用于 CPU之间互联， 最高 UPI速度达 24GT/s。支持 8个内存通道，DDR5内存速度最高达 6400MT/s。在 IO方面，C6E 支持 PCIe 5.0和 CXL 2.0扩展，最多支持 88个 PCIe通道。 ? 第六代津逮能效核 CPU 2、数据保护和可信计算加速芯片 ? 澜起的数据保护和可信计算加速芯片采用公司自主创新的 Mont-TSSE可信安全系统扩展架构和技术，将硬件级数据加解密和平台可信度量两大核心功能融合于单一芯片之上。芯片内部集成了高速加解密、安全 SoC和硬件信任根（HRoT）三个子系统。 该芯片硬件支持 SM2/3/4、SHA-256/384/512、AES、RSA、ECC等商密算法和国际主流加解密算法加速，可广泛应用于对数据保密性、完整性要求极高的场景，如 AI训练和推理、分布式数据存储、零信任架构等。芯片内置多个真随机数发生器(TRNG)，搭配 PCIe 5.0 ×8高速接口，可提供高达 160Gbps的吞吐量，多颗芯片集成可实现加密处理能力倍增，从而为数据中心提供高性能 加解密算力支持，助力商密算法在数据中心落地应用。 该芯片广泛兼容多项可信计算标准，具备出色的泛在可信优势。芯片符合 TPM、TCM和 TPCM 等可信计算标准，遵从商密 GM/T 0008-2012、GM/T 0012-2020、GM/T 0028-2014等多项设计、 测试、接口标准，并兼顾 FIPS-140设计要求和 NIST SP 800-193固件安全标准，支持 MCTP/SPDM 等协议。芯片可作为硬件信任根(HRoT)使用，满足可信平台 3.0规范的需求，保障服务器、台式 机、嵌入式终端、加速卡(AI卡)等各类设备启动运行期间的平台安全。 该芯片可用于解决数据中心等高并发数据加解密运算的需求，同时因为其具有低功耗特点， 也适用于端侧、边缘侧、嵌入式系统中对数据和平台安全有需求的场景。 澜起数据保护和可信计算加速芯片 ? 3、混合安全内存模组（HSDIMM） ? 混合安全内存模组采用公司具有自主知识产权的 Mont-ICMT（Montage, Inspection & Control on Memory Traffic）内存监控技术，可为服务器平台提供更为安全、可靠的内存解决方案。目前，? 公司推出两大系列混合安全内存模组：标准版混合安全内存模组（HSDIMM）和精简版混合安全? 内存模组（HSDIMM -Lite），可为不同应用场景提供不同级别的数据安全解决方案，为各大数据中心及云计算服务器等提供了基于内存端的硬件级数据安全解决方案。 ? ? 津逮服务器平台主要针对中国本土市场，截至目前，已有多家服务器厂商采用津逮服务器平台相关产品，开发出了系列高性能且具有独特安全功能的服务器机型。这些机型已应用到政务、交通等领域及高科技企业中，为用户实现了计算资源池的无缝升级和扩容，在保障强劲运算性能的同时，更为用户的数据、信息安全保驾护航。 ? 在研的 AI芯片 近两年，AI大模型飞速发展，AI芯片的需求发生了巨大变化，公司密切关注行业发展趋势、下一代大模型特征以及用户需求，正在研发新一代 AI芯片，旨在为训练、推理应用场景提供稳定、易用的高性能 AI算力解决方案。 二、 核心技术与研发进展 1. 核心技术及其先进性以及报告期内的变化情况 （1）核心技术及其先进性 公司具备自有的集成电路设计平台，包括数字信号处理技术、内存管理与数据缓冲技术、模拟电路设计技术、高速逻辑与接口电路设计技术以及低功耗设计技术，方案集成度高，可有效提高系统能效和产品性能。 A. 内存接口相关技术 公司历经十余年的专注研发和持续投入，成为全球可提供从 DDR2到 DDR5内存全缓冲/半缓冲完整解决方案的主要供应商之一。公司的核心技术完全基于自主知识产权，突破了一系列关键技术壁垒。由公司发明的“1+9”分布式缓冲内存子系统框架，突破了 DDR2、DDR3的集中式架构设计，创新性采用 1颗寄存缓冲控制器为核心、9颗数据缓冲控制器芯片的分布结构布局，大幅减少了 CPU与 DRAM颗粒间的负载效应，降低了信号传输损耗，解决了内存子系统大容量与高速度之间的矛盾。该技术架构最终被 JEDEC国际标准采纳，提升了国际话语权，为推动国内集成电路设计产业的进步做出了显著的贡献。该架构已在 DDR5世代演化为“1+10”框架，继续作为 LRDIMM的国际标准。（未完）  |